Cadence Design和Synopsys最近分別聯合其代工廠商宣布參考設計流程，Cadence為IBM的130納米技術發(fā)布合格參考設計流程，而Synopsys與National Semiconductor為其PowerWise技術發(fā)布參考設計流程。Cadence和IBM驗證的參考設計流程通過物理實現方式從虛擬原型設計就使用Cadence的Encounter平臺，提供全部從RTL到GDSII的層次IC實現路徑，并通過了一個130納米設計的驗證。 此流程根據IBM與Cadence的長期關系創(chuàng)建的。2002年9月，IBM和Cadence達成了一系列協議，延長IBM在內部設計和對外部客戶使用現有的工具，并加入了新的工具。

      Cadence獲得與在Cadence的產品系列中使用的IBM內部測試工具有關的知識產權(IP)。

       Synopsys和National Semiconductor正合作開發(fā)支持其手持便攜式設備的PowerWise技術的參考設計流程。此流程基于Synopsys的Galaxy設計平臺，包括了Synopsys的合成工具和Avanti的布局與布線工具。這兩個公司已經合作開發(fā)了使用可變電源電壓設計的方法。 在這項合作中，Synopsys在Galaxy設計平臺中增加對可變電源電壓的支持，National Semiconductor提供使用Synopsys的Liberty格式的程序庫，以及關鍵的IP和測試案例。